并行多核体系结构基础计算机科学丛书多核芯片设计多核处理器体系结构多核编程教程书籍

（高等教材）并行多核体系结构基础
	定价	99.00
	出版社	机械工业出版社
	版次	1
	出版时间
	开本
	作者
	装帧
	页数
	字数
	ISBN编码	9787111610410

译者序

前言

缩写词表

章　多核体系结构概述 1

1.1　多核体系结构的由来 2

1.2　并行计算机概述 9

1.2.1　并行计算机的Flynn分类法 12

1.2.2　MIMD并行计算机分类 13

1.3　未来的多核体系结构 14

1.4　习题 18

课堂习题 18

课后习题 18

第2章　并行编程概述 20

2.1　并行程序性能的限制因素 20

2.2　并行编程模型 23

2.2.1　共享存储与消息传递模型的对比 25

2.2.2　一个简单的例子 26

2.2.3　其他编程模型 29

2.3　习题 37

课后习题 37

第3章　共享存储并行编程 39

3.1　并行编程的步骤 39

3.2　依赖分析 40

3.2.1　循环级依赖分析 42

3.2.2　迭代空间遍历图和循环传递依赖图 42

3.3　识别循环结构中的并行任务 45

3.3.1　循环迭代间的并行和DOALL并行 45

3.3.2　DOACROSS：循环迭代间的同步并行 46

3.3.3　循环中语句间的并行 48

3.3.4　DOPIPE：循环中语句间的流水线并行 50

3.4　识别其他层面的并行 51

3.5　通过算法知识识别并行 53

3.6　确定变量的范围 55

3.6.1　私有化 56

3.6.2　归约变量和操作 57

3.6.3　准则 58

3.7　同步 59

3.8　任务到线程的映射 60

3.9　线程到处理器的映射 64

3.10　OpenMP概述 67

3.11　习题 72

课堂习题 72

课后习题 77

第4章　针对链式数据结构的并行编程 79

4.1　LDS并行化所面临的挑战 79

4.2　LDS并行化技术 80

4.2.1　计算并行化与遍历 80

4.2.2　针对数据结构的操作并行化 82

4.3　针对链表的并行化技术 89

4.3.1　读操作之间的并行 89

4.3.2　LDS遍历中的并行 91

4.3.3　细粒度锁方法 94

4.4　事务内存 98

4.5　习题 99

课堂习题 99

课后习题 101

第5章　存储层次结构概述 103

5.1　存储层次的意义 103

5.2　高速缓存体系结构基础 104

5.2.1　数据放置策略 105

5.2.2　数据替换策略 109

5.2.3　数据写策略 111

5.2.4　多级高速缓存中的包含策略 113

5.2.5　统一/分立/Banked高速缓存和高速缓存流水线 117

5.2.6　高速缓存寻址和旁路转换缓冲 119

5.2.7　非阻塞式高速缓存 121

5.3　高速缓存性能 122

5.3.1　高速缓存缺失的幂次定律 124

5.3.2　栈距离特性 125

5.3.3　高速缓存性能指标 126

5.4　预取 127

5.4.1　步长预取和顺序预取 128

5.4.2　多处理器系统中的预取 130

5.5　多核体系结构中的高速缓存设计 130

5.6　高速缓存的物理组成 131

5.6.1　集中式高速缓存 131

5.6.2　分布式高速缓存 133

5.6.3　混合式高速缓存 133

5.7　高速缓存的逻辑组成 135

5.7.1　散列函数 139

5.7.2　改善共享高速缓存的距离局部性 140

5.7.3　私有高速缓存结构中的容量共享 141

5.8　案例分析 143

5.8.1　IBM Power7的存储层次 143

5.8.2　AMD Shanghai和Intel Barcelona处理器存储层次的比较 146

5.9　习题 148

课堂习题 148

课后习题 150

第6章　共享存储多处理器简介 152

6.1　缓存一致性问题 153

6.2　存储一致性问题 155

6.3　同步问题 156

6.4　习题 160

课堂习题 160

课后习题 161

第7章　缓存一致性基础 163

7.1　概述 164

7.2　基于总线的多处理器缓存一致性问题 168

7.2.1　“写直达”缓存的一致性协议 168

7.2.2　“写回”缓存的MSI协议 170

7.2.3　“写回”缓存的MESI协议 175

7.2.4　“写回”缓存的MOESI协议 178

7.2.5　“写回”缓存基于更新的协议 183

7.3　缓存设计对缓存一致性性能的影响 186

7.4　性能及其他实际问题 187

7.4.1　预取和一致性缺失 187

7.4.2　多级缓存 187

7.4.3　侦听过滤 189

7.5　点对点互连网络上的广播式协议 189

7.6　习题 203

课堂习题 203

课后习题 207

第8章　对同步的硬件支持 209

8.1　锁的实现 209

8.1.1　对锁实现性能的评估 209

8.1.2　对原子指令的需求 210

8.1.3　TS锁 212

8.1.4　TTSL 214

8.1.5　LL/SC锁 215

8.1.6　Ticket锁 218

8.1.7　ABQL 219

8.1.8　各种锁实现的量化比较 221

8.2　栅障的实现 222

8.2.1　翻转感应集中式栅障 223

8.2.2　组合树栅障 225

8.2.3　硬件栅障实现 225

8.3　事务内存 227

8.4　练习 232

课堂习题 232

课后习题 236

第9章　存储一致性模型 238

9.1　程序员的直觉 238

9.2　保证顺序一致性的体系结构机制 242

9.2.1　在基于总线的多处理器中基本的SC实现 242

9.2.2　改善SC性能的技术 244

9.3　松弛的一致性模型 246

9.3.1　安全网 246

9.3.2　处理器一致性 246

9.3.3　弱序 248

9.3.4　释放一致性 250

9.3.5　惰性释放一致性 253

9.4　不同存储一致性模型中的同步 254

9.5　习题 256

课堂习题 256

课后习题 260

0章　缓存一致性设计 262

10.1　目录式一致性协议 262

10.2　目录式一致性协议概览 262

10.3　目录式缓存一致性协议基础 268

10.4　实现正确性和性能 272

10.4.1　由目录状态不同步引起的竞争处理 272

10.4.2　由对请求非实时处理引起的竞争处