四则运算小计算器设计过程实录 pdf下载

《四则运算小计算器设计过程实录:Verilog FPGA数字系统设计入门学习日记》共10章，讲述了从设计开始到完成的全过程，其中包括数码管显示、键盘扫描、状态机等基础模块的设计，以及设计中需要注意的问题等，每一章的很后还有夏宇闻老师对本章内容的点评及给读者的学习建议。希望读者按顺序阅读《四则运算小计算器设计过程实录:Verilog FPGA数字系统设计入门学习日记》，同时进行实践操作，并与书中的进度保持一致，很终完成整个设计。读者也可以根据自己的想法来实现想要的功能，做到举一反三，以达到更好的学习效果。书中使用的硬件为至芯科技的四代开发板、Altera Cyclone IV的芯片，软件为Quartus Ⅱ 13.0 spl。