普通高等教育“十二五”规划教材·计算机系列：微机原理与接口技术

《普通高等教育“十二五”规划教材计算机系列·中国科学院教材建设委员会“十二五”规划教材：微机原理与接口技术》是为高等院校非计算机专业编写的技术基础课教材。作者根据微型计算机技术发展以及多年教学过程中的体会，考虑到非计算机专业学生的数字技术基础薄弱，同时结合工科院校学生对计算机应用的偏好，以8086/8088cpu系统为背景，介绍了微型计算机的基本知识、cpu基本结构和工作原理、存储器系统设计基础、接口技术基础及应用。《普通高等教育“十二五”规划教材计算机系列·中国科学院教材建设委员会“十二五”规划教材：微机原理与接口技术》从细微处入手，详细介绍8086cpu指令系统中的基本指令，详细说明指令的执行过程、使用方法、注意事项。在汇编语言程序设计中考虑到与高级语言（如c语言）的衔接，使用高级语言的经典例程进行汇编语言程序设计举例。本书注重基础，力求理论与实践相结合，以学以致用为原则。
本书可作为普通高等院校本科生“微机原理与接口技术”课程的教材，也可作为成人高等教育的培训教材及广大科技工作者的自学参考书。

前言
第1章 微型计算机基础知识 1
1.1 计算机的发展历程 1
1.2 微型计算机系统 2
1.2.1 微型计算机的工作原理 2
1.2.2 微型计算机的系统构成 3
1.2.3 微型计算机的主要性能指标 6
1.3 计算机中的数制与编码 7
1.3.1 数制 7
1.3.2 各种数制之间的转换 9
1.3.3 编码 11
1.3.4 数值型数据在计算机中的表示方法 13
1.4 逻辑运算及常用逻辑部件 20
1.4.1 基本逻辑运算 20
1.4.2 基本逻辑门及常用逻辑部件 22
练习题 24

第2章 8088/8086微处理器 26
2.1 8088/8086微处理器的内部结构 26
2.1.1 8088 cpu的功能结构 26
2.1.2 8088 cpu的存储器组织 28
2.1.3 8088 cpu的寄存器结构 29
2.2 8088 cpu的引脚及其功能 31
2.3 8088 cpu的工作时序及总线形成 35
2.3.1 8088 cpu的工作时序 35
2.3.2 8088 cpu在两种模式下的系统总线形成 37
练习题 39

第3章 8088/8086的指令系统 40
3.1 概述 40
3.1.1 机器语言与汇编语言 40
3.1.2 指令的基本构成 41
3.2 8086 cpu寻址方式 42
3.3 8086指令系统 47
3.3.1 数据传送指令 47
3.3.2 算术运算指令 52
3.3.3 逻辑运算与移位指令 59
3.3.4 串操作指令 65
3.3.5 程序控制指令 70
3.3.6 处理器控制指令 76
练习题 77

第4章 汇编语言及其程序设计 80
4.1 汇编语言源程序 80
4.1.1 汇编语言源程序结构 80
4.1.2 汇编语言源程序的处理过程 82
4.1.3 汇编语言中的操作数 82
4.2 伪指令 85
4.2.1 段定义伪指令 85
4.2.2 数据定义伪指令 87
4.2.3 符号定义伪指令 89
4.2.4 过程定义伪指令 90
4.2.5 程序结束伪指令 91
4.2.6 其他较常见伪指令简介 91
4.3 dos系统功能调用 92
4.4 汇编语言程序设计基础 94
4.4.1 汇编语言程序设计步骤 94
4.4.2 顺序程序设计 95
4.4.3 分支程序设计 96
4.4.4 循环程序设计 98
4.4.5 过程设计 100
4.4.6 汇编语言程序的开发过程 104
4.4.7 汇编语言与c语言的连接 106
练习题 106

第5章 存储器 109
5.1 存储器概述 109
5.2 随机存取存储器（ram） 111
5.2.1 mos型静态随机存取存储器（sram） 111
5.2.2 静态ram芯片应用 115
5.2.3 mos型动态随机存取存储器（dram） 120
5.2.4 存储器扩展 122
5.3 只读存储器（rom） 124
5.4 高速缓冲存储器 128
5.5 多级存储体系 129
练习题 130

第6章 输入/输出与中断技术 131
6.1 i/o接口概述 131
6.2 i/o端口及其编址方式 132
6.3 cpu与外部设备之间的数据传送方式 134
6.3.1 无条件传送方式 134
6.3.2 程序查询传送方式 135
6.3.3 中断传送方式 136
6.3.4 dma方式 137
6.4 简单接口电路的应用 138
6.4.1 简单的输入接口电路 138
6.4.2 简单的输出接口电路 140
6.5 中断技术 142
6.6 中断处理的基本过程 143
6.6.1 中断请求 143
6.6.2 中断判优 144
6.6.3 中断响应 146
6.6.4 中断服务 146
6.6.5 中断返回 147
6.7 8086/8088中断系统 147
6.8 可编程中断控制器8259a 151
6.8.1 内部结构 151
6.8.2 中断处理过程 153
6.8.3 工作方式 153
6.8.4 控制字和初始化编程 156
6.8.5 8259a的级联 161
6.8.6 8259a应用举例 162
练习题 164

第7章 可编程接口芯片 166
7.1 可编程定时/计数器8253 166
7.1.1 8253的功能结构 166
7.1.2 8253的工作方式 169
7.1.3 8253的应用 173
7.2 可编程并行i/o接口芯片8255a 177
7.2.1 8255的功能结构 177
7.2.2 8255的工作方式 178
7.2.3 8255的控制字 182
7.2.4 8255的应用举例 185
7.3 串行通信的基本概念 190
7.4 可编程串行接口芯片8251 193
练习题 199

第8章 数/模转换及模/数转换技术 201
8.1 数/模（d/a）转换器 201
8.1.1 d/a转换的原理 202
8.1.2 d/a转换的性能参数 204
8.1.3 典型d/a转换芯片dac0832 及其接口电路 204
8.1.4 实例 208
8.2 模/数（a/d）转换器 208
8.2.1 a/d转换的原理 210
8.2.2 a/d转换器的性能参数 211
8.2.3 典型a/d转换芯片 212
8.2.4 实例 214
练习题 217

第9章 总线技术 218
9.1 总线规范 218
9.2 总线的分类及其优点 218
9.3 总线的性能指标和数据传输及仲裁 220
9.4 典型总线 225
练习题 231
附录a 8086/8088指令表 232
附录b dos功能调用 241
附录c ibm pc/xt机中断矢量号配置 247
参考文献 248

高速缓冲存储器的工作原理是基于程序和数据访问的局部性。
通过对大量程序运行情况的分析表明，程序在运行期间，在一个较短的时间间隔内，CPU对内存的访问往往集中在存储器的一个很小的范围内。这是因为程序指令在内存中是连续存放的，再加上程序结构中多采用循环程序、子程序，使得CPU对内存的访问具有时间上集中分布的倾向。程序执行时使用的数据，也具有局部特性。由此，把一段时间内一定范围里的信息成批地从主存读到一个存取速度高的小容量存储器Cache中，使CPU到Cache中读取后继的指令和数据，减少CPU访问主存的次数，从整体上提高CPU访问内存的速度。
Cache和主存储器构成主存储系统。CPU在读取指令和数据时，总是先在Cache中寻找，若找到则读入，这称为命中；若找不到再到主存中寻找，这称为未命中。CPU在读取未命中的指令和数据时，把与其相关联的指令和数据一并读入Cache中，保证下次命中；同时将现在在Cache中的指令和数据调出Cache，存入主存中。所以Cache中的信息总是在不断更新。
CPU读取程序和数据时的命中率与Cache的容量大小有关，Cache容量越大，命中率越高，而且Cache和主存之间的信息交换次数也会减少。但Cache的容量也不可太大，太大会影响微机的价格，而且Cache的命中率也不是与容量成正比。当Cache的容量大到一定程度，命中率就不再随着容量的增加而明显的增长，所以Cache的容量与主存容量应保持一定比例，使CPU保持较高的命中率，同时微机的成本没有大幅增加。一般情况下，32M的内存容量设置256K的Cache，就可以使命中率在90%以上。
Cache的存在加快了CPU访问存储器的速度，但是增加了硬件的复杂度，而且Cache与内存之间的数据交换也增加了系统开销。所以Cache对系统整体性能的提高大约在10%～20%之间。在Pentium微处理器系统中，采取了多级Cache的结构。一级Cache集成在CPU芯片内，分为两部分，指令Cache和数据Cache，容量基本在4KB到64KB之间，二级Cache在CPU芯片之外，容量分为128KB、256KB、512KB、1MB、2MB等。二级Cache对计算机整体性能影响更大。
……