手把手教你RISC-VCPU上胡振波,芯来科技生态组编

本书系统地介绍了CPU设计技巧和新兴开源RISC－V架构，内容翔实，涵盖开源蜂鸟E203处理器各模块的具体实现，以及可扩展协处理器的实现机制。为了让读者学以致用，本书还集成了大量的实例，用实例把各个模块的实现方式贯穿起来。本书适合从事CPU设计的工程师和技术爱好者阅读。

●部分CPU与RISC-V综述

章CPU之三生三世

1.1眼看他起高楼，眼看他宴宾客，眼看他楼塌了—CPU众生相

1.1.1ISA—CPU的灵魂

1.1.2CISC架构与RISC架构

1.1.332位架构与位架构

1.1.4ISA众生相

1.1.5CPU的领域之分

1.2ISA请扛起这口锅—为什么国产CPU尚未足够成熟

1.2.1MIPS系—龙芯和君正

1.2.2x86系—北大众志、上海兆芯和天津海光

1.2.3Power系—中晟宏芯

1.2.4Alpha系—申威

1.2.5ARM系—飞腾、海思、展讯

1.2.6RISC-V系—平头哥、芯来科技

1.2.7背锅侠ISA

1.3人生已如此艰难，你又何 拆穿—CPU从业者的无奈

1.4无敌者是多么寂寞—ARM统治着的世界

1.4.1独乐乐与众乐乐—ARM公司的盈利模式

1.4.2小个子有大力量—无处不在的Cortex-M系列

1.4.3移动王者—Cortex-A系列在手持设备领域的巨大成功

1.4.4进击的巨人—ARM进军PC与服务器领域的雄心

1.4.5ARM当前发展

1.5东边日出西边雨，道是无晴却有晴—RISC-V登场

1.5.1缘起名校

1.5.2兴于开源

1.5.3本土发展

1.6旧时王谢堂前燕，飞入寻常百姓家—你也可以设计自己的处理器

2章大道至简—RISC-V架构之魂

2.1简单就是美—RISC-V架构的设计理念

2.1.1无病 身轻—架构的篇幅

2.1.2能屈能伸—模块化的指令集

2.1.3浓缩的都是精华—指令的数量

2.2RISC-V架构简介

2.2.1模块化的指令集

2.2.2可配置的通用寄存器组

2.2.3规整的指令编码

2.2.4简洁的存储器访问指令

2.2.5高效的分支跳转指令

2.2.6简洁的子程序调用

2.2.7无条件码执行

2.2.8无分支延迟槽

2.2.9零开销硬件循环指令

2.2.10简洁的运算指令

2.2.11优雅的压缩指令子集

2.2.12特权模式

2.2.13CSR

2.2.14中断和异常

2.2.15P扩展指令子集

2.2.16矢量指令子集

2.2.17自定义指令扩展

2.2.18比较

2.3RISC-V软件工具链

2.4RISC-V和其他开放架构有何不同

2.4.1平民英雄—OpenRISC

2.4.2豪门显贵—SPARC

2.4.3身出名门—MIPS

2.4.4名校优生—RISC

3章乱花渐欲迷人眼—盘点RISC-V商业版本与开源版本

……

二部分手把手教你使用Verilog设计CPU

三部分开发实战